半导体集成电路是将晶体管，二极管等等有源元件和电阻器，电容器等无源元件，按照一定的电路互联，“集成”在一块半导体单晶片上，从而完成特定的电路或者系统功能。
半导体集成电路是将晶体管，二极管等等有源元件和电阻器，电容器等无源元件，按照一定的电路互联，“集成”在一块半导体单晶片上，从而完成特定的电路或者系统功能。
概述
在一个半导体衬底上至少有一个电路块的半导体集成电路装置，在所述半导体衬底上有：设置在所述电路块边缘的多个焊盘和从所述电路块延伸至所述焊盘之间的多条布线;所述多个焊盘跟半导体集成电路装置的外部引线连接，且所述多条布线是在所述半导体衬底的主面上设有另一电路块时，用以跟来自该另一电路块的布线连接的布线，做成具有能够与来自该另一电路块的布线连接的形状。
基本概念
1 电路的关态-指电路的输出管处于截止工作状态时的电路状态，此时在输出端可得到 VO=VOH，电路输出高电平。
2电路的开态-指电路的输出管处于饱和工作状态时的电路状态，此时在输出端可得到 VO=VOL，电路输出低电平。
3 电路的电压传输特性-指电路的输出电压VO随输入电压Vi变化而变化的性质或关系(可用曲线表示，与晶体管电压传输特性相似)。
4 输出高电平VOH-与非门电路输入端中至少一个接低电平时的输出电平。
5 输出低电平VOL-与非门电路输入端全部接高电平时的输出电平。
6 开门电平VIHmin-为保证输出为额定低电平时的最小输入高电平(VON)。
7关门电平VILmax-为保证输出为额定高电平时的最大输入低电平(VOFF)。
8 逻辑摆幅VL-输出电平的最大变化区间，VL=VOH-VOL。
9 过渡区宽度VW-输出不确定区域(非静态区域)宽度，VW=VIHmin-VILmax。
10 低电平噪声容限VNML-输入低电平时，所容许的最大噪声电压。其表达式为 VNML=VILmax-VILmin=VILmax- VOL(实用电路)。
11高电平噪声容限VNMH-输入高电平时，所容许的最大噪声电压。其表达式为 VNMH=VIHmax-VIHmin=VOH- VIHmin(实用电路)。
12 电路的带负载能力(电路的扇出系数)-指在保证电路的正常逻辑功能时，该电路最多可驱动的同类门个数。对门电路来讲，输出有两种稳定状态，即应同时考虑电路开态带负载能力和电路关态带负载能力。
13 输入短路电流IIL-指电路被测输入端接地，而其它输入端开路时，流过接地输入端的电流。
14输入漏电流(拉电流，高电平输入电流，输入交叉漏电流)IIH-指电路被测输入端接高电平，而其它输入端接地时，流过接高电平输入端的电流。
15 静态功耗-指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平均静态功耗。
16 瞬态延迟时间td-从输入电压Vi上跳到输出电压Vo开始下降的时间间隔。Delay-延迟。
17瞬态下降时间tf-输出电压Vo从高电平VOH下降到低电平VOL的时间间隔。Fall-下降。
18 瞬态存储时间ts-从输入电压Vi下跳到输出电压Vo开始上升的时间间隔。Storage-存储。
19 瞬态上升时间tr-输出电压Vo从低电平VOL上升到高电平VOH的时间间隔。Rise-上升。
20瞬态导通延迟时间tPHL-(实用电路)从输入电压上升沿中点到输出电压下降沿中点所需要的时间。
21 瞬态截止延迟时间tPLH-(实用电路)从输入电压下降沿中点到输出电压上升沿中点所需要的时间。
22 平均传输延迟时间tpd-为瞬态导通延迟时间tPHL和瞬态截止延迟时间tPLH的平均值，是讨论电路瞬态的实用参数。
制造工艺
集成电路在大约5mm×5mm大小的硅片上，已集成了一台微型计算机的核心部分，包含有一万多个元件。集成电路典型制造过程见图1。从图1,可以看到，已在硅片上同时制造完成了一个N+PN晶体管,一个由 P型扩散区构成的电阻和一个由N+P结电容构成的电容器,并用金属铝条将它们连在一起。实际上,在一个常用的直径为75mm的硅片上(现在已发展到φ=125mm～150 mm)将有 3000000个这样的元件，组成几百个电路、子系统或系统。通过氧化、光刻、扩散或离子注入、化学气相淀积蒸发或溅射等一系列工艺，一层一层地将整个电路的全部元件、它们的隔离以及金属互连图形同时制造在一个单晶片上，形成一个三维网络。而一次又可以同时加工几十片甚至上百片这样的硅片，所以一批可以得到成千上万个这样的电路。这样高的效率，正是集成电路能迅速发展的技术和经济原因。
半导体集成电路
这个三维网络可以有各种不同的电路功能和系统功能，视各层的拓扑图形和工艺规范而定。在一定的工艺规范条件下，主要由各层拓扑图形控制，而各层的拓扑图形又由各次光刻掩膜版所决定。所以光刻掩膜版的设计是制造集成电路的一个关键。它从系统或电路的功能要求出发，按实际可能的工艺参数进行设计，并由计算机辅助来完成设计和掩膜版的制造。
在芯片制造完成后，经过检测，然后将硅片上的芯片一个个划下来，将性能满足要求的芯片封装在管壳上，即构成完整的集成电路。
分类
集成电路如果以构成它的电路基础的晶体管来区分，有双极型集成电路和MOS集成电路两类。前者以双极结型平面晶体管为主要器件(如图2)，后者以MOS场效应晶体管为基础。图3表示了典型的硅栅N沟道MOS集成电路的制造工艺过程。一般说来，双极型集成电路优点是速度比较快，缺点是集成度较低,功耗较大;而MOS集成电路则由于MOS器件的自身隔离，工艺较简单，集成度较高,功耗较低，缺点是速度较慢。近来在发挥各自优势，克服自身缺点的发展中，已出现了各种新的器件和电路结构。
集成电路按电路功能分，可以有以门电路为基础的数学逻辑电路和以放大器为基础的线性电路。后者由于半导体衬底和工作元件之间存在着有害的相互作用，发展较前者慢。同时应用于微波的微波集成电路和从Ⅲ-Ⅴ族化合物半导体激光器和光纤维导管为基础的光集成电路也正在发展之中。
半导体集成电路除以硅为基础的材料外，砷化镓也是重要的材料，以它为基础材料制成的集成电路，其工作速度可比目前硅集成电路高一个数量级，有着广阔的发展前景。
从整个集成电路范畴讲，除半导体集成电路外，还有厚膜电路与薄膜电路。
①厚膜电路。以陶瓷为基片，用丝网印刷和烧结等工艺手段制备无源元件和互连导线，然后与晶体管、二极管和集成电路芯片以及分立电容等元件混合组装而成。
②薄膜电路。有全膜和混合之分。所谓全膜电路，就是指构成一个完整电路所需的全部有源元件、无源元件和互连导体，皆用薄膜工艺在绝缘基片上制成。但由于膜式晶体管的性能差、寿命短，因此难以实际应用。所以目前所说的薄膜电路主要是指薄膜混合电路。它通过真空蒸发和溅射等薄膜工艺和光刻技术，用金属、合金和氧化物等材料在微晶玻璃或陶瓷基片上制造电阻、电容和互连(薄膜厚度一般不超过1微米),然后与一片或多片晶体管器件和集成电路的芯片高密度混合组装而成。
厚膜和薄膜电路与单片集成电路相比，各有特点，互为补充。厚膜电路主要应用于大功率领域;而薄膜电路则主要在高频率、高精度方面发展其应用领域。目前，单片集成电路技术和混合集成电路技术的相互渗透和结合，发展特大规模和全功能集成电路系统，已成为集成电路发展的一个重要方向。
